硬件工程

FPGA原理和结构

RTL级描述电路，逻辑综合，技术映射，布局布线，生成配置数据。
2023-07-21 15:01 阅读数 33

fpga4fun.com/Music box

先做一个简单地蜂鸣器，原理是晶振通过不同的分频器分成不同的频率，通过电路发出音调不同的声音。例子中Pluto FPGA板子有25Mhz的时钟频率，采用16位计数器（可以产生65536个不同的数值），则最高位的频率是25000000/65536=381hz（通过计数器不同位数进行分频，产生不同的...
2023-07-16 16:20 阅读数 84

电容专题：电容两端电压不能突变的理解

概述电容两端电压不能突变，想要理解这一点，你就必须明白电容它是个什么性质的原件。是的，它是一个储能性质的原件。电容，顾名思义就电能的容器，好比水杯，它是一个用来装水的容器。那么水杯是不是叫做水容更好呢，哈哈！...
2023-03-28 08:13 阅读数 252

想学硬件，该学什么啊？

想学硬件，该学什么啊？硬件工程师通常分为四类：入门硬件工程师 |在别人的指导下完成简单任务、普通硬件工程师 |能完成基本任务、资深硬件工程师 |主导项目并完成较难项目和专家硬件工程师 |主导项目并且在相关行业有所突破。如果...
2022-07-15 20:20 阅读数 86

计算机组成原理——第四章 存储器

一.概述1.存储器的分类1.1 按照存储介质分类1.2 按照访存周期是否均等1.3 按照访问类型分类（下面俩个如果是半导体类型的那他就是随机的）1.4 按照在计算机系统中的作用分类2.存储器的层次结构速度从上到下，逐渐加快容量从上到下，逐渐变大价格/位从上到下，逐渐变低实现原理——局部性原理：...
2022-04-16 21:24 阅读数 40

【高速总线】JESD204B简介

一、简介JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着高速ADC跨入GSPS范围，与FPGA（定制ASIC）进行数据传输的首选接口协议是JESD204B。JESD...
2022-03-14 14:49 阅读数 126

【Xilinx DDR3】Xilinx FPGA DDR3深度介绍

从SDRAM到DDR3：SDRAM：（Dynchronous Dynamic Random Access Memory）同步动态随机存储器同步时至其始终频率与CPU前端总线的系统时钟频率相同，并且内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指...
2022-03-06 16:59 阅读数 52

缠绕多年的PCIE通道数问题终于完全明白了，欢迎指正

CPU的PCIE通道数，之前一直都是一个众说纷纭的问题很多人都会问到，主板上不同的M.2接口，接SSD性能是否一样，接太多的SSD，是否会占用显卡的PCIE带宽，今天我又看了几篇网上的文章，终于十分清楚地搞明白这个问题了，如果说得有不对的地方，欢迎指正，虚心受教其实对于pcie这个问题那么的混...
2021-11-16 15:19 阅读数 50

基于Multisim的声光控制路灯电路设计

摘要声光控灯是居家照明的重要组成部分（如楼道、卫生间、小巷等），白天光线较强时，受光控自锁，有声响也不通电开灯；当傍晚环境光线变暗后，开关自动进入待机状态，遇有说话声、脚步声等声响时，会立即通电,亮灯，延时半分钟后自动断电；能延长灯泡寿命6倍以上，节电率达90%；既可避免摸黑找开关造成的摔伤碰...
2021-06-26 08:56 阅读数 106
技术
今日推荐
ioDraw Mac客户端安装教程
阅读数 11
下载桌面版
GitHub
百度网盘（提取码：draw）
Gitee
云服务器优惠
阿里云优惠券
腾讯云优惠券
华为云优惠券
站点信息
问题反馈
邮箱：[email protected]
QQ群：766591547
关注微信
©2020-2024 ioDraw All rights reserved, Privacy Policy