[{"createTime":1735734952000,"id":1,"img":"hwy_ms_500_252.jpeg","link":"https://activity.huaweicloud.com/cps.html?fromacct=261f35b6-af54-4511-a2ca-910fa15905d1&utm_source=V1g3MDY4NTY=&utm_medium=cps&utm_campaign=201905","name":"华为云秒杀","status":9,"txt":"华为云38元秒杀","type":1,"updateTime":1735747411000,"userId":3},{"createTime":1736173885000,"id":2,"img":"txy_480_300.png","link":"https://cloud.tencent.com/act/cps/redirect?redirect=1077&cps_key=edb15096bfff75effaaa8c8bb66138bd&from=console","name":"腾讯云秒杀","status":9,"txt":"腾讯云限量秒杀","type":1,"updateTime":1736173885000,"userId":3},{"createTime":1736177492000,"id":3,"img":"aly_251_140.png","link":"https://www.aliyun.com/minisite/goods?userCode=pwp8kmv3","memo":"","name":"阿里云","status":9,"txt":"阿里云2折起","type":1,"updateTime":1736177492000,"userId":3},{"createTime":1735660800000,"id":4,"img":"vultr_560_300.png","link":"https://www.vultr.com/?ref=9603742-8H","name":"Vultr","status":9,"txt":"Vultr送$100","type":1,"updateTime":1735660800000,"userId":3},{"createTime":1735660800000,"id":5,"img":"jdy_663_320.jpg","link":"https://3.cn/2ay1-e5t","name":"京东云","status":9,"txt":"京东云特惠专区","type":1,"updateTime":1735660800000,"userId":3},{"createTime":1735660800000,"id":6,"img":"new_ads.png","link":"https://www.iodraw.com/ads","name":"发布广告","status":9,"txt":"发布广告","type":1,"updateTime":1735660800000,"userId":3},{"createTime":1735660800000,"id":7,"img":"yun_910_50.png","link":"https://activity.huaweicloud.com/discount_area_v5/index.html?fromacct=261f35b6-af54-4511-a2ca-910fa15905d1&utm_source=aXhpYW95YW5nOA===&utm_medium=cps&utm_campaign=201905","name":"底部","status":9,"txt":"高性能云服务器2折起","type":2,"updateTime":1735660800000,"userId":3}]
<>设计流程和工具
<>设计流程
RTL级描述电路,逻辑综合,技术映射,布局布线,生成配置数据。
<>基于HDL的设计流程
1.工程的创建
包括源程序,设置文件,约束文件等
2.源文件的创建
就是将电路描述代码添加到源文件中
3.仿真源文件的创建
除了源文件还要添加测试文件testbench,如果用了IP,则需要添加IP的行为模型。
4.逻辑综合
将RTL描述生成网表文件
5.技术映射
将网表文件映射到FPGA的实际逻辑元素(如查找表)
6.布局布线
利用片上资源实现网表,可能会出现无法布同的情况,就需要重新设计架构和算法或者更换器件。
7.配置FPGA
通过JTAG写入
通过非易失性存储器写入
通过存储卡或USB存储器写入
8.实机功能验证
选择必要的模块观察电路
9.优化
运行频率,电路规模,功耗
<>HLS设计
高层次综合
1.行为综合
一般把变量映射成寄存器,数组映射成内存,函数映射成电路模块实例,把顺序,分支等流程控制映射成状态机。
输入输出描述
位宽设置
并行化描述
2.行为级仿真
可以对行为功能进行验证,没有考虑时序,,仿真结果与实机可能存在差异
3.行为综合
将运算关系处理为数据流图,将控制流程处理为控制流图。由两个流图来决定运行顺序和运行时刻称为调度,,将变量或运算映射到寄存器等称为绑定。按照既定调度实现运算的寄存器和数据选择器称为运算通路。
简单来说,行为综合就是把C代码映射为数据通路和状态机。
4.分析测评和优化
5.与RTL连接
行为综合后的模块就可以在上层RTL中用实例化的方式连接。
<>包含处理器的设计
FPGA加处理器(软硬结合),可以同时发挥硬件和软件的优势。
硬核处理器就是嵌入式处理器
软核处理器FPGA可编程逻辑上实现的处理器。
1.构建处理器系统
2.对处理器进行软件开发
3.软件硬件的整合和执行