fpga开发

【高速总线】JESD204B简介

一、简介JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着高速ADC跨入GSPS范围，与FPGA（定制ASIC）进行数据传输的首选接口协议是JESD204B。JESD...
2022-03-14 14:49 阅读数 127

FPGA--IP核之RAM

RAM 的英文全称是 Random Access Memory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运算结果等。ISE软件自带了BMG IP核（Bl...
2022-03-07 21:31 阅读数 58

【Xilinx DDR3】Xilinx FPGA DDR3深度介绍

从SDRAM到DDR3：SDRAM：（Dynchronous Dynamic Random Access Memory）同步动态随机存储器同步时至其始终频率与CPU前端总线的系统时钟频率相同，并且内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指...
2022-03-06 16:59 阅读数 52

CCS的基本操作

CCS的基本操作1、 创建新工程方法一：方法二：进入工程界面后，第一步选择芯片型号，第二步选择仿真器，第三步编写工程名称，选择工程模板。最后点击finish2、 编译方法一：方法二：方法三：直接点击小锤子3、 配置寄存器4、 设置头文件的路径：右击工程->单击属性->Include...
2022-03-02 09:23 阅读数 19

RS-232、RS-422、RS-485三者之间的特性与区别

RS232概述RS-232接口符合美国电子工业联盟（EIA）制定的串行数据通信的接口标准，原始编号全称是EIA-RS-232（简称232，RS232）。它被广泛用于计算机串行接口外设连接。连接电缆和机械、电气特性、信号功能及传送过程。RS-232-C标准规定的数据传输速率为每秒50、75、10...
2022-03-01 13:43 阅读数 99

【FPGA学习笔记】如何调用FPGA的PLL IP core 模块

如何用PLL实现 倍频分频
2022-01-28 17:18 阅读数 307

EDA实验(Quartus Ⅱ+fpga) (三)---状态机的设计-序列发生和检测器设计

前言：本文主要介绍了EDA原理与应用这门课程的相关实验及代码。使用的软件是Quartus Ⅱ，该实验使用fpga芯片为cycloneⅤ 5CSEMA5F31C6。（一）实验目的掌握序列发生和检测的工作原理；掌握时序电路中状态机的应用；掌握用Verilog语言实现复杂时序电路的设计过程。（二）实...
2022-01-23 21:01 阅读数 129

复旦微ZYNQ SOC AXI_DMA数据传输

国产复旦微SOC平台的应用尚未普及，在ARM CONTEX A7+FPGA架构（PS+PL架构）中，CPU与FPGA通过AXI总线协议进行数据传输，小批量数据可以通过AXI_lite进行交互，大容量的数据需要采AXI_stream协议。一，AXI总线简介复旦微采用四核APU，GP总线接口和HP...
2021-12-05 22:54 阅读数 207

基于Zynq-7000系列之硬件开发学习教程——Xilinx Vivado HLS案例（2）

前 言本文主要介绍HLS案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx SDK 2017.4。Xilinx Vivado HLS（High-Level Synthesi...
2021-11-10 14:44 阅读数 18
技术
今日推荐
ioDraw Mac客户端安装教程
阅读数 20
下载桌面版
GitHub
百度网盘（提取码：draw）
Gitee
云服务器优惠
阿里云优惠券
腾讯云优惠券
华为云优惠券
站点信息
问题反馈
邮箱：[email protected]
QQ群：766591547
关注微信
©2020-2024 ioDraw All rights reserved, Privacy Policy